TSMC собирается перейти на упаковку CoPoS размером 310х310 мм

Ускорители высокопроизводительных вычислений стремительно развиваются и предлагают всё большую производительность, однако большим ограничением в скором времени может стать упаковка, соединяющая все ключевые элементы графического процессора. Сейчас ключевые разработчики полагаются на CoWoS от TSMC, однако в будущем всё может сильно измениться.

Изменится по той причине, что тайваньский полупроводниковый гигант планирует перейти с CoWoS (Chips-on-Wafer-on-Substrate) на CoPoS (Chips-on-Panel-on-Substrate), подразумевающей увеличение размеров с привычных 120х150 мм до 310х310 мм, благодаря чему получится внедрить больше различных контроллеров, стеков памяти и прочего.

Для того, чтобы производить столь крупные упаковки, а также снизить стоимость производства, TSMC хочет внедрить упаковку на уровне панелей (PLP) вместо упаковки на уровне пластин (WLP), подразумевающей переход на квадратные и увеличенные по размеру кремниевые пластины размером 300х300 и 600х600 мм².

Пилотная производственная линия с применением TSMC CoPoS будет установлена на дочернем предприятии Visionchip в следующем году. В 2027 году компания сосредоточится на совершенствовании производства и начнёт принимать заказы от избранных партнёров к концу года, а массовое производство ожидается ближе к концу 2028 года.